Resumen de Un simulador de arquitectura MIPS para el estudio del procesamiento paralelo de instrucciones

Belén Bermejo González, Carlos Guerrero Tome, Isaac Lera Castro, Catalina Lladó Matas

• español

  Presentamos una herramienta docente para la explicación del conjunto de técnicas de paralelismo a nivel deinstrucción, conocido con el acrónimo en inglés de ILP.Hemos programado un diseño modular de la arquitectura MIPS que permite la ejecución segmentada de unainstrucción, con el objetivo de ofrecer la posibilidad decomparar diferentes escenarios según los parámetros yelementos deseados. La herramienta ofrece un volcadode métricas de rendimiento para estudios comparativosy su programación orientada a objetos, relativamentesencilla, permite implementar nuevos módulos comoalgoritmos de especulación de salto o planificación decódigo. Además, adjuntamos unos recursos didácticospara mostrar su funcionalidad y potencial, junto conuna valoración de experiencia docente en el uso de dicha herramienta por parte de los alumnos.

• English

  We present a teaching tool for explaining the set oftechniques for instruction level parallelism (ILP). Wehave designed a simulator of the MIPS architecture thatallows the pipeline execution of instructions. The aimis to be able to compare different scenarios dependingon input parameters and the inclusion of desired elements. The tool provides a set of performance metricsfor comparative studies. Its object-oriented programming is also relatively simple, which allows implementing new modules as branch speculation algorithms orscheduling code. In addition, we include a set of teaching activities to show its functionality and potential.Finally, we describe the teaching experience of usingthis tool in a couple of courses.