Resumen de Generador de vectores de test en mares de puertas (SOG)

María José González López , María de Mar Martínez Solórzano , Salvador Bracho del Pino

• En este trabajo planteamos un generador de vectores de test deterministas para mares de puertas (SOG-DTPG), que aprovecha la propia arquitectura de estos dispositivos para minimizar el gasto de área que representa. Está formado por un registro de desplazamiento y una matriz de almacenamiento. Cuando el número de vectores de test a generar es alto, el registro de desplazamiento se hace grande, por lo que proponemos la subdivisión del mismo. Por último, presentamos una ALU de 4 bits en cuyo diseño hemos introducido el generador SOG-DTPG.