Criptosistemas de cifrado en flujo basados en matrices triangulares con multiples bloques

• Autores: Francisco Martínez Pérez
• Directores de la Tesis: Rafael Álvarez Sánchez (codir. tes.) , Antonio Zamora Gómez (codir. tes.)
• Lectura: En la Universitat d'Alacant / Universidad de Alicante ( España ) en 2016
• Idioma: español
• Tribunal Calificador de la Tesis: Pino Caballero Gil (presid.) , Miguel Cazorla Quevedo (secret.) , Candelaria Hernández Goya (voc.)
• Enlaces
  • Tesis en acceso abierto en: RUA
• Resumen

  • En este trabajo se diseña y analiza un generador pseudoaleatorio basado en matrices triangulares superiores de 3×3 bloques con elementos en Zp, siendo p primo; adecuado para ser empleado como generador de secuencia cifrante en un criptosistema de cifrado en flujo binario aditivo. Con ese objetivo se han buscado los parámetros adecuados (primo, polinomios primitivos y tamaños de bloque) para garantizar un adecuado nivel de seguridad criptográfica.

    Aunque finalmente se ha propuesto un generador especifico con una parametrización concreta, se debe enfatizar que en realidad se trata de una familia de generadores que se pueden adecuar, sin pérdida de aleatoriedad ni aumento de coste computacional apreciable, a distintos requisitos impuestos por la aplicación, implementación, arquitectura, etc., con sólo variar el parámetro d de la versión optimizada.

    Dentro de esta familia cabe resaltar que, haciendo uso de un tipo específico de trinomio primitivo, se han logrado rendimientos competitivos con los estándares actuales de cifrado en flujo como RC4, Salsa20, AES-OFB o HC128. Dado el rendimiento alcanzado por el generador optimizado finalmente propuesto, resulta perfectamente adecuado para su uso en protocolos, sistemas y aplicaciones que requieran de criptografía simétrica. Además, considerando algunas características de seguridad adicionales, como el soporte directo de tamaños de clave variable, puede ser interesante como sustituto de otros algoritmos que han sido considerados inseguros recientemente, como RC4.

    El generador propuesto tiene la característica de proporcionar una extracción de 64 bytes por iteración, que resulta apropiada para su implementación tanto en software como en hardware o, incluso, en hardware reconfigurable (FPGA).