Cálculo de deducciones en paralelo en un sistema multiprocesador

• Autores: Jorge Puente Peinador
• Directores de la Tesis: José Ramiro Varela Arias (dir. tes.) , María Camino Rodríguez Vela (dir. tes.)
• Lectura: En la Universidad de Oviedo ( España ) en 2001
• Idioma: español
• Tribunal Calificador de la Tesis: José Mira Mira (presid.) , César Luis Alonso González (secret.) , Antonio Bahamonde Rionda (voc.) , Senén Barro (voc.) , Javier Díaz Bruguera (voc.)
• Texto completo no disponible (Saber más ...)
• Resumen

  • Los sistemas de deducciones en paralelo basados en lógica de predicados suponen la colaboración de dos grandes campos de investigación que son la Inteligencia Artificial y las Arquitecturas Paralelas en pos de la eficiencia en la resolución de problemas, En ambos campos se han realizado grandes avances, y en particular dentro de la Progrmación Lógica Paralela los esfuerzos se han centrado en la definición de modelos de interpretación capaces de trabjar sobre enormes bases de conocimiento,por medio del aprovechamiento de los recursos que ofrecen estas arquitecturas en conjunción con el paralelismo presente en los programas lógicos.

    En esta línea se centra el trabajo presentado en esta tesis doctoral.

    Empleando como base un modelo de interpretaciones lógicas bien definido como es el RFD/RPS, se construye una arquitectura virtual capaza de solventar las limitaciones de una arquitectura paralela de carácter general a la hora de satisfacer las necesiades específicas de dicho modelo. Para ello este trabajo identifica claramente las necesidads del modelo y plantea una adecuada repressentación para el conocimiento implicado, así como los procedimientos para su manipulación. Todo ello en un prototipo de la máquina virtual en una arquitectura paralela de memoria compartida. La memoria detalla además un estudio consistente del comportamiento, tanto de la propia máquina virtual, como del sistema deductivo resultante basado en el modelo RFD/RPS. Una de las principales aportaciones de este trabajo consiste en la adecuación de los recursos de una arquitectura paralela convenciona a los requisitos específicos de un modelos de Programación Lógica en Paralelo por medio del diseño de una nueva máquina paralela.