Prestaciones y consumo de caches híbridasvariando la proporción de bancos SRAM

• Autores: Alejandro Valero, Julio Sahuquillo Borras , Salvador Petit, Pedro López, José Duato
• Localización: Actas de las XXIV Jornadas de Paralelismo / coord. por Guillermo Botella, Alberto A. del Barrio García , 2013, ISBN 978-84-695-8330-2, págs. 56-61
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • Las memorias cache se han implementadonormalmente con tecnología SRAM. Esta tecnología presenta un tiempo de acceso rápido pero consumode energía elevado y baja densidad. Al contrario,la reciente tecnología eDRAM permite quelas caches tengan menor consumo de energ´ıa y ´area,aunque un tiempo de acceso m´as lento. La tecnolog´ıaeDRAM ofrece una reducción significativa de leakagey área, especialmente en LLCs grandes que ocupancasi la mitad del área de silicio en algunos microprocesadoresrecientes.Este art´ıculo propone una LLC h´ıbrida que combinabancos SRAM y eDRAM para abordar el compromisoexistente entre prestaciones y energ´ıa. Coneste fin, se explora la proporci´on ´optima de bancosSRAM y eDRAM que consigue el mejor compromiso.Se consideran mecanismos arquitect´onicos para mantenerlos bloques MRU en bancos SRAM r´apidos as´ıcomo para evitar lecturas destructivas innecesarias.Los resultados experimentales muestran que, comparadocon una LCC SRAM convencional, ladegradaci´on de prestaciones no sobrepasa 2.9% enla media (incluso con un 12.5% de bancos SRAM),mientras que la reducci´on de ´area puede llegar hastaun 46% para una LLC de 1MB-16v´ıas. Para unatecnolog´ıa de 45nm, la m´etrica ED2P confirma queuna cache h´ıbrida resulta en un dise˜no mejor queuna cache SRAM convencional independientementedel n´umero de bancos eDRAM, y tambi´en mejor queuna cache eDRAM convencional cuando el n´umero debancos SRAM es un cuarto o un octavo de los bancosde cache.