Resumen de Diseño digital con fpgas y microprocesadores

José Alejandro Franco Calderón, Myriam Catalina Garzón Jaramillo

• español

  El presente artículo describe el diseño y la implementación de un sistema que permite visualizar algunas secuencias y mensajes en una FPGA. El documento muestra el desarrollo de la lógica a implementar en código VHDL para un contador descendente de cuatro (4) dígitos de 9999 a 0000, un cronómetro ascendente que muestra el conteo de minutos y segundos (mm:ss) de 00:00 a 59:59, un mensaje de cuatro letras y un mensaje de al menos 10 caracteres los cuales se muestran de forma dinámica en los cuatro (4) displays siete segmentos de la tarjeta NEXYS2.

• English

  This article describes the design and implementation of a system that displays some sequences and messages on a FPGA. Thepaper shows the development of logic implemented in VHDL code for a down counter of four (4) digits in 9999-0000, showingan upward counting stopwatch minutes and seconds (mm: ss) 00:00 59 59, a message of four letters and a message of at least10 characters which are displayed dynamically in the four (4) of the seven-segment displays NEXYS2 card