Este trabajo trata el análisis de acoplamientos a través de sustrato en circuitos integrados. En el análisis se consideran parámetros tecnológicos y de layout para varios tipos de transistores y distinta disposición de los mismos. Las tendencias del ruido acoplado de las interferencias en función del escalado dimensional son analizadas mostrando su interés en tecnologías avanzadas. La posibilidad de aparición de errores permanentes se muestra en el caso de una celda RAM. Se propone también un modelo del acoplamiento a nivel de circuito eléctrico.
© 2008-2024 Fundación Dialnet · Todos los derechos reservados