El Test por retardo (Delay Testing) de circuitos integrados CMOS permite la detección de defectos difícilmente testables utilizando métodos lógicos tradicionales. En este trabajo se analizan las posibilidades del Test por retardo de circuitos integrados CMOS complementarios con defecto de puerta flotante. Este defecto es causado por un abierto en la línea de polisilicio que controla la tensión de puerta del transistor.
© 2008-2024 Fundación Dialnet · Todos los derechos reservados