En este artículo abordamos el problema del co-diseño de sistemas hardaware/software utilizando métodos formales y técnicas de resolución de riesgos. La metodología se apoya en traductores de LOTOS a C y a VHDL, el último de los cuales presentamos y comparamos con otra herramienta comercial.
© 2008-2024 Fundación Dialnet · Todos los derechos reservados