Joan Oliver Malagelada , Carles Ferrer , Elena Valderrama Vallès
En el diseño de circuitos integrados es cada vez más común la aplicación de técnicas de diseño para la testabilidad orientadas a facilitar el test de los mismos.
En este sentido, en este artículo se presenta el generador automático de caminos internos o "scan-paths" GENSCAN. Trabaja con descripciones jerárquicas y a nivel lógico. Es rápido y de aplicación sencilla, lo cual simplifica el diseño de circuitos integrados con inclusión de scan-path.
Los incrementos en área obtenidos en las transformaciones están dentro de los márgenes considerados como típicos al aplicar técnicas de diseño para la testabilidad de scan-path.
It is very usual today, to include desing for testability techniques during the integrated circuit desing process, in order to help IC testing. In this sense, we present here an automatic scan-path generator called GENSCAN. It works with a hierarchical description at logical level. The algorithm is a fast one and it is easy to be applied. This simplifies the addition of the scan-path methodology in integrated circuits. The area overheads due to the transformation are within the typical range of the desing for test techniques.
© 2008-2024 Fundación Dialnet · Todos los derechos reservados