Resumen de Corriente quiescente de circuitos VLSI: Simulación del entorno analógico del defecto
Luz Balado, Joan Figueras Pamies 
, Antonio Rubio , V. Champac, Rosa Rodríguez Montañes, S. Segura
El test de circuitos integrados mediante la medida de corrientes de consumo defectuosas se está revelando como una buena metodología complementaria al test lógico de las salidas. Un análisis riguroso de los defectos, que pueden conducir al fallo en un circuito digital, indica que estos fallos son generalmente paramétricos y no siempre se modelan correctamente con los modelos tipo "stuck". La estimación de corriente quiescente defectuosa de circuitos CMOS se enfrenta con la necesidad de utilización de simuladores eléctricos, inviable para un número elevado de transistores.
En este artículo se realiza un estudio del entorno analógico del defecto, concluyendo que se puede hacer una estimación correcta de la corriente identificando la frontera entre el comportamiento analógico y digital y simulando únicamente el entorno analógico del defecto. Basado en este estudio se han desarrollado herramientas de estimación para circuitos semi-custom y full-custom.
